Probe Pogo Emas Berlapis

1637734182(1)

Probe Pogo Emas Berlapis

Mengingat sifat fisik struktur yang berbeda, Anda akan melihat mode kegagalan yang berbeda. Tetapi pada umumnya, tes ini disarikan dari transistor individu, jadi saya tidak tahu bahwa Anda akan melihat perbedaan besar. Setiap kali industri mengalami salah satu perubahan arsitektur utama ini, Anda biasanya melihat peningkatan intensitas pengujian. Mereka harus mencari tahu apa mode kegagalan yang terkait dengan struktur transistor baru ini, dan arsitektur fisik secara keseluruhan. Kami melihat beberapa dari itu pada node finFET pertama, apakah itu 22nm di ruang mikroprosesor atau 14/16nm di ruang pengecoran.

Probe Pogo Emas Berlapis

Contoh yang baik dari itu adalah pengiriman daya dan / atau spesifikasi impedansi daya dalam kartu probe. Jika Anda mencoba mengirimkan semua kekuatan ini ke dalam chip dari instrumentasi uji, jalur yang Anda lakukan itu menjadi jauh lebih penting dan spesifikasinya harus jauh lebih ketat. Lima tahun yang lalu kinerja pengiriman daya kartu probe bukanlah masalah besar. Sekarang ini adalah pertimbangan desain utama, dan itu adalah salah satu alasan mengapa kami akhirnya bekerja sangat erat dengan pelanggan dongeng. Mereka memahami toleransi dan spesifikasi yang berbeda yang akan dimiliki masing-masing catu daya tersebut. Beberapa sedikit lebih longgar, beberapa harus sangat ketat. Saat Anda mendesain kartu probe khusus untuk setiap desain, itu menjadi salah satu masalah kinerja utama.

Probe Pogo Emas Berlapis

Hampir semua yang kita lakukan adalah mati telanjang atau wafer penuh, sehingga paket akhirnya menjadi bagian hilir dari ini. Tetapi Anda melihat banyak implikasi yang sama terkait dengan pengiriman daya yang akhirnya menjadi kendala dalam desain paket. Secara historis, substrat kemasan adalah struktur yang cukup sederhana - beberapa lapisan logam, tidak banyak persyaratan desain yang benar-benar ketat. Itu berubah. Sekarang kita melihat substrat kemasan yang jauh lebih rumit dengan lebih banyak lapisan. Melalui kepadatan akan jalan ke atas. Anda perlu mengelola dan menyesuaikan kinerja catu daya. Ini menjadi masalah besar - tidak hanya untuk pengujian di tingkat wafer dengan kartu probe, tetapi juga dalam paket akhir.

Probe Pogo Emas Berlapis

Anda menguji untuk memastikan bahwa masing-masing komponen ini mati secara fungsional baik, atau cukup baik untuk diperbaiki dalam paket akhir. Dan karena mereka dibuat pada node yang cukup maju - setidaknya 1x atau 1y nanometer DRAM node, hasilnya tidak besar. Jadi ini adalah karakterisasi fungsional sederhana untuk memastikan bahwa dadu yang masuk ke tumpukan sedekat mungkin dengan yang mereka dapatkan. Saya enggan menggunakan istilah 'known good die' karena menyampaikan gagasan tentang hal yang sempurna, dan tidak ada dalam industri semikonduktor yang sempurna. Ada keseimbangan biaya versus risiko yang terus-menerus dimainkan orang, dan untuk DRAM ada beberapa tingkat perbaikan dan redundansi. Jadi Anda melihat semua tombol yang berbeda sedang dilakukan. Tetapi HBM pasti telah berdampak tidak hanya pada volume bisnis kartu probe DRAM kami, tetapi juga persyaratan spesifikasi karena mereka terus memperketatnya.

Untuk aspek keandalan dari beberapa perangkat yang lebih baru ini, orang masih mencari tahu ini. Tetapi ada hal-hal yang analog dengan pengujian burn-in dan accelerated, baik melalui pengujian suhu atau getaran. Mereka mencari tahu berbagai cara untuk mempercepat mode kegagalan yang paling mungkin di lapangan atau hal-hal yang dikhawatirkan orang. Saya telah melakukan percakapan dengan beberapa pelanggan, tetapi pada titik ini mendukung tes fungsional penuh untuk perangkat ini, baik listrik maupun optik, adalah tempat kami fokus pada titik ini.

1645501389(1)